MHB1012

Fragmenty tego tematu mogły zostać przetłumaczone maszynowo.

Klon UART z Tesli, najwyraźniej kompatybilny z AY-3-1015D.

Na przykład w Czechosłowacji na kartach peryferyjnych S2 i DAP w ZVT SP-800.

Opis szpilki

Numer pinów Nazwa angielskiego Skrót Nazwa czeskiego Funkcjonować
„1” Zasilacz VCC Zasilanie zasilania +5V
„2” Zasilacz VGG Power vgg -12V Moc
„3” Ground vdi Ground grunt
„4” Otrzymane dane włączają
„5-12” Otrzymane bity danych RD8-RD1 Otrzymane bity danych To 8 linii danych wyjściowych. Otrzymane znaki są zgodne z prawą: LSB zawsze pojawia się na RD1. Te linie mają trzy wyjścia stacie; tj. Mają normalne charakterystyki TTL w RDE = „0” i wysokiej impedancji w RDE = „1”. Zatem wyjścia danych można zorientować do magistrali.
„13” Błąd parytetu PE Błąd parytetu trzy -state wyjście.
„14” Błąd kadrowania Fe Framework Otrzymany znak nie ma ważnego bitu zatrzymania. Trzy -state wyjście.
„15” Nadmierne prowadzenie Lub Przepełnienie Ten szpilka trafia do logicznego „1” Jeżeli wcześniej otrzymana postać nie została odczytana (tłum nie został zresetowany) przed przeniesieniem obecnej postaci do rejestru rekrutacyjnego. Trzy -state wyjście.
„16” Word Status Enable SWE Zezwolenie na słowo statusu Logiczne „0” na tym styku pozwala na transmisję bitów statusu (p/fe/lub/dp/tbmt) do linii wyjściowych. Trzy -state wyjście.
„17” Odbiornik zegara RCP Zegar odbiornika Ten pin zawiera sygnał godzinowy, którego częstotliwość jest 16 razy (16 ×) większa niż wymagana szybkość transferu.
„18” Resetuj dane dostępne jedyne, co to reset to tłum f/f. Musi być przymocowany do logicznego „1”
„19” Dane dostępne, gdy cały znak jest akceptowany i przesyłany do rejestru rekrutacji. Trzy -state wyjście.
„20” Wejście szeregowe Si Wejście szeregowe Ten pin otrzymuje szeregowy prąd wejściowy. Przejście z logicznego „1” na logiczne „0” jest wymagane do rozpoczęcia dochodu.
„21” Zewnętrzny reset Xr Zewnętrzny reset Zresetuj wszystkie rejestry, z wyjątkiem rejestru otrzymanych danych (nie resetować w AY-5-1013A i AY-6-1013). Sets SC, EOC i TBMT na logiczne „1”. Zresetuj objawy tłumu i błędów na „0”. Elukuje bufor danych wejściowych. Musi być podłączony do logicznego „0” Jeśli nie jest używany.
„22” Bufor nadajnika pusty Tbmt Pusty bufor nadajnika Pusta flaga bufora hodowlanego przechodzi logiczne „1”, gdy rejestr danych wysyłających jest gotowy do rejestrowania innego postaci. Trzy -state wyjście.
„23” Data Strobe DS Impuls danych „ ” Impuly na tym styku zapisują bity danych do rejestru przechowywania danych. Rozpoczęcie transferu danych jest inicjowane przez wznoszącą się krawędź DS. Dane muszą być stabilne przez cały czas trwania impulsu.
„24” Koniec charakteru EOC Koniec postaci „ ” Ten szpilka trafia do logicznego „1”, gdy tylko cała postać zostanie przeniesiona. Pozostaje w tym stanie, dopóki nie zostanie zainicjowane przeniesienie innej postaci.
„25” Wyjście szeregowe Więc Wyjście szeregowe „ ” Ten szpilka zapewnia cały charakter przekazany. Pozostaje w logicznym „1”, gdy nie są przesyłane żadne dane.
„26-33” Wprowadzania danych danych DB1-DB8 Wejścia danych „ ” jest dostępny do 8 bitów danych wejściowych.
„34” STROBE STROBE CS Kontrola impulsu „ ” Logiczne „1” na tym styku zapisuje bity sterujące (EPS, NB1, NB2, TSB, NP) do rejestru przechowywania danych. Pin ten może być aktywowany przez impuls lub trwale podłączony do logicznego „1”.
„35” Brak parytetu NP Brak parytetu „ ” Logika „1” na tym styku usuwa bit parzystości z przesłanego i odebranego znaku (nie zostanie wskazany błąd parzystości). Bit (bity) zatrzymania bezpośrednio za ostatnim bitem danych. Jeśli nie jest używany, musi być podłączony do logicznego „0”.
„36” Liczba bitów stop TSB Liczba bitów „ ” Ten pin określa liczbę bitów, 1 lub 2, który łączy się za parytetem. Logiczne wkładki „0” 1 stop, logiczny „1” wkłada 2 stóp bitów. U AY-3-1014A/1015 Połączenie 2 stóp bitów i 5-bitowej postaci tworzy 1,5 stóp bitów.
„37-38” Liczba bitów/znak NB2, NB1 Liczba bitów na znak „ ” Te dwa piny wewnętrznie dekodują, aby wybrać 5, 6, 7 lub 8 bitów na znak.
„39” Wybierz parytet zdarzeń/zdarzenia EPS Wybór nieparzystego/nawet parytetu „ ” Poziom logiczny na tym styku wybiera rodzaj parzystości, który łączy się jako bity danych. Określa także parytet kontrolowany przez odbiornik. Logiczne „0” wkłada nieparzysty parytet, logiczny „1” wkłada lufę parzystości.
„40” Zegar nadajnika TCP Sygnał godzin nadajnika „ ” Ten pin zawiera sygnał godzinowy o częstotliwości 16 razy wyższej (16 ×) niż wymagana szybkość transferu nadajnika.

Bibliografia / Odniesienia